Topic description

Disposer de coeurs de calcul efficaces et d'un réseau d'interconnexion flexible ne suffit pas à rendre un tel circuit utilisable. Aujourd'hui, le principal frein de l'IA analogique n'est plus tant la faisabilité matérielle ou la consommation par opération (W/MAC) — démontrées par les travaux antérieurs — que la programmabilité du composant et son intégration au sein d'un système complet (SoC).

Pour qu'une « mer » de blocs analogiques puisse héberger un réseau de neurones profond, il faut un mécanisme capable de configurer les poids, de piloter les interconnexions, et de reconfigurer dynamiquement la topologie de calcul lorsque les couches du réseau se succèdent. Ce pilotage doit être assuré sans devenir lui-même un goulot d'étranglement énergétique ou temporel, et sans sacrifier l'avantage de frugalité qui justifie l'approche analogique. C'est ce verrou — doter le circuit mixte d'un coeur de contrôle embarqué et d'un mécanisme de reconfigu...