Topic description

Contexte :

Les technologies de packaging avancées sont cruciales pour l'évolution de la microélectronique, améliorant les performances grâce à l'intégration hétérogène. Les méthodes traditionnelles peinent à répondre aux exigences de l'informatique haute performance, de l'IA, de l'aérospatiale et de la défense. Le Fan-Out Wafer-Level Packaging (FOWLP) a récemment suscité une attention croissante en raison de sa capacité d'intégration hétérogène 3D élevée, de son faible encombrement, de ses modules minces et de son nombre élevé d'interconnexions (I/O). Cependant, ces applications peuvent nécessiter un empilement dense de fines couches de silicium, ce qui peut entraîner des problèmes de gestion thermique. En effet, les puces minces en silicium exacerberont l'effet de point chaud en raison de capacités de dissipation limitées et le composé de moulage contribuera à isoler thermiquement les puces empilées. En outre, il est difficile de...